Xi­linx veut of­frir bien plus que des FPGA

Do­tés de pro­ces­seurs, de blocs DSP, de conver­tis­seurs de don­nées ra­pides, d’in­ter­faces très haut dé­bit et/ou de mé­moires avan­cées, les pro­chains FPGA en FinFET 7 nm de l’amé­ri­cain se­ront échan­tillon­nés à la fin de l’an­née.

Electronique S - - Sommaire - FRÉ­DÉ­RIC RÉMOND

Pour son pre­mier tri­mestre à la tête de Xi­linx, Vic­tor Peng, le CEO du pre­mier four­nis­seur mon­dial de cir­cuits lo­giques pro­gram­mables, n’a pas chô­mé. La faute à un ca­len­drier char­gé puisque l’amé­ri­cain a le­vé le voile sur sa pro­chaine gé­né­ra­tion de com­po­sants, un évé­ne­ment rare dans l’in­dus­trie des FPGA où les an­nonces ne sont pas lé­gion. Pen­dant long­temps, les Xi­linx, Al­te­ra et Ac­tel se sont sur­tout at­ta­chés à suivre les nou­velles géo­mé­tries de gra­vure tout en met­tant à jour leurs blocs d’émis­sion-ré­cep­tion et de trai­te­ment DSP. De­puis, Al­te­ra a été ra­che­té par In­tel, Ac­tel par Mi­cro­se­mi lui­même en train de tom­ber dans l’es­car­celle de Mi­cro­chip, et Xi­linx reste le der­nier pu­re­player d’en­ver­gure d’un mar­ché très dif­fi­cile d’ac­cès pour une start-up car né­ces­si­tant un savoir-faire et des in­ves­tis­se­ments consé­quents, non seule­ment pour la lo­gique pro­gram­mable elle-même, mais aus­si et sur­tout pour tous les blocs d’IP em­bar­qués et pour l’en­vi­ron­ne­ment lo­gi­ciel né­ces­saire.

Les centres de don­nées dans le vi­seur

« Nous de­vons au­jourd’hui faire face si­mul­ta­né­ment à l’ex­plo­sion des vo­lumes de don­nées, à l’émer­gence de l’in­tel­li­gence ar­ti­fi­cielle et au ra­len­tis­se­ment si­gni­fi­ca­tif de la loi de Moore », ré­sume Vic­tor Peng. Les FPGA ne peuvent donc plus se conten­ter de faire la même chose en un peu plus vite et un peu plus pe­tit. Dé­jà, les der­nières gé­né­ra­tions de cir­cuits lo­giques pro­gram­mables se sont mises à in­té­grer « en dur » des coeurs de pro­ces­seurs (le plus sou­vent ARM), des in­ter­faces très haut dé­bit (58G PAM4 pour les der­niers Stra­tix 10 TX d’In­tel) et même des conver­tis­seurs ana­lo­gique-nu­mé­rique et nu­mé­rique-ana­lo­gique ra­pides puisque les ré­cents Zynq RFSoC de Xi­linx com­prennent huit à seize CAN 12 bits 2 Géch./s et au­tant de CNA 14 bits 6,4 Géch./s. Bap­ti­sée ACAP (adap­tive com­pute ac­ce­le­ra­tion plat­form), la pro­chaine gé­né­ra­tion de FPGA de l’amé­ri­cain pour­suit ré­so­lu­ment cette in­té­gra­tion crois­sante, en tâ­chant de conser­ver l’équi­libre entre pro­gram­ma­bi­li­té (il ne s’agit pas non plus de fa­bri­quer des cir­cuits spé­ci­fiques lé­gè­re­ment en­ro­bés de lo­gique pro­gram­mable) et per­for­mances. Pro­gram­mée pour la tech­no­lo- gie FinFET 7 nm de TSMC, la première fa­mille de FPGA ACAP (nom de code : Eve­rest) mê­le­ra donc lo­gique pro­gram­mable, pro­ces­seurs d’ap­pli­ca­tions, pro­ces­seurs de trai­te­ment en temps réel, mo­teurs d’ac­cé­lé­ra­tion pro­gram­mables, conver­tis­seurs A/N et N/A RF, in­ter­faces Serdes 33G, 58G et, à l’ave­nir, 112G, et mé­moire HBM à large bande pas­sante. Le tout se­ra re­lié par un ré­seau­sur-puce (net­work-on-chip ou NOC) et pro­met de dé­cu­pler les per­for­mances et le rap­port per­for­mances/consom­ma­tion par rap­port aux pro­duits exis­tants. Les pre­miers échan­tillons de cir­cuits ACAP en 7 nm sont at­ten­dus pour la fin de l’an­née 2018. Par­mi les ap­pli­ca­tions vi­sées fi­gurent les centres de don­nées : « ils gé­nèrent plus ra­pi­de­ment de so­lides re­ve­nus que cer­tains de nos dé­bou­chés tra­di­tion­nels comme les com­mu­ni­ca­tions, et obligent à va­li­der et mo­di­fier les pro­duits plus ra­pi­de­ment », note Vic­tor Peng.

ž Le nou­veau CEO de Xi­linx, Vic­tor Peng, de­vra réus­sir le lan­ce­ment des FPGA 7 nm de l'amé­ri­cain.

Newspapers in French

Newspapers from France

© PressReader. All rights reserved.