解读制程一场纳米级的博弈

eFashion Magazine - - 第一页 -

英特尔在14nm、10nm工艺上的难产给了其他半导体公司赶超的机会,由于2019年之前都无法推出10nm芯片,而三星、 台积电的7nm工艺今年就会量产了。这意味着芯片格局的变化吗?还是制程意味着一切?下面,就让我们一同走进神秘

用来表述宽度的制程

28nm、22nm、14nm、7nm……这些都是人 们日常目睹的制程数值,如Inte“l久经沙场”的 14nm制程和台积电、三星积极布局的7nm制程, 都是终端消费市场经常讨论的话题。 从技术角度看,半导体制程指的是场效应 MOS管实际制造结束时的栅级引线宽度,也就是 栅级多晶硅的宽度。实际中源极和漏极会有少量 延伸到栅级下面,所以源极和漏极的实际分隔距 离小于栅级宽度。这个有效分开距离被称为有效 沟道长度,对晶体管而言是最重要的参数。不过这 个参数很难测量,所以一般直接用栅级引线宽度 来比较不同的工艺。 当一个半导体晶体管工作时,通过给栅极 通电,原本处于绝缘状态的硅会变得可导通,此 时,电流(电子)单向地从源极流向漏极,而两者 之间的距离(沟道长度)就是我们平时所说的 “制程数字”。 制程越先进,电子从一极到另一极所流经的 距离就越短,晶体管反应就越迅速;同时,晶体管 的整体体积也越小,意味着在同样大小的面积内 可以集成更多电路,做出更复杂的高性能设计,因 而制程成为人们关注的焦点。

避不开的工艺和封装

在不少媒体或者广告的表述中,“制程工艺” 四个字总是被一起提及,实际上,制程和工艺可分 拆两个概念进行解读,工艺技术的进步才能让制 程不断缩小,当初整个CPU芯片制程达到22NM 时,晶体管漏电问题就成为制程进一步压缩的阻 碍,而Finfet(tri-gate)这个大众较为熟悉的工 艺就是在这个背景下推出的。 全称是“鳍式场效晶体管”的FINFET工艺本 身是一种新的互补式金属氧半导体(CMOS)晶体 管,源自于传统标准的晶体管—“场效晶体管”的 一项创新设计。传统晶体管结构是平面的,所以 只能在闸门的一侧控制电路的接通与断开。但是 在FINFET架构中,闸门被设计成类似鱼鳍的叉状 3D架构,可于电路的两侧控制电路的接通与断 开。这种叉状3D架构不仅能改善电路控制和减少 漏电流,同时让晶体管的闸长大幅度缩减。 FINFET之前已经有过HIGH-K、HKMG等工 艺了,而FINFET之后,FD-SOI、GAA也有望走上 舞台。实际上,这些指的都是同一代工艺中的不 同种类,比如LPE(LOW Power Early)指早期低

全球最大半导体代工企业是谁?英特尔?三 星?德州仪器?高通……NO!台积电,一家中国台 湾集成电路厂商,在过去三十一年时间里,逐渐拿 到了全球6成左右的市场份额,拥有庞大资金和 技术驱动台积电之所以能够快速崛起,在制程方 面的布局和成长更是极为耀眼。

Newspapers in Chinese (Simplified)

Newspapers from China

© PressReader. All rights reserved.