UCIE va- t- il imposer le chiplet

Dans toutes les machines ?

L’industrie électronique presque totalement unie vient d’annoncer la naissance de son nouveau bébé, le chiplet. La spécification UCIE va révolutionner la façon dont seront conçus et packagés les microprocesseurs mais va aussi impacter la conception des serveurs eux- mêmes.

Intel, ADM, ARM, Qualcomm, Samsung, mais aussi Google Cloud ou Meta, c’est le gratin de l’informatique mondiale qui s’est mis d’accord sur une nouvelle spécification qui va impacter les systèmes informatiques de demain. Ce consortium, baptisé UCIE, acronyme d’universal Chiplet Interconnect Express, recycle des technologies existantes comme PCI Express ( PCIE) et Computer Express Link ( CXL) mais propose un nouveau mode de packaging pour les composants, le « chiplet » .

Le chiplet se présente comme une petite carte électronique sur laquelle on va trouver plusieurs « die » contenant des coeurs processeurs, des mémoires cache et des dies spécialisés dans la gestion d’entrée/ sortie, par exemple. Tous ces éléments intégrés, que l’on retrouve dans un gros die de Xeon ou de Snapdragon, se retrouvent étalés en plein jour sur le chiplet qui apparaît comme une alternative à l’approche SOC ( System on Chip) actuellement très en vogue.

Bien évidemment, les entrées/ sorties des die au sein du chiplet sont bien plus rapides que si ces composants étaient placés sur une carte mère. Les concepteurs évoquent un débit 20 fois supérieur pour une consommation électrique divisée par 20.

Objectif n° 1 : enrayer l’inflation des coûts de production

Ce design rappelle furieusement le chiplet « Zen 2 » dévoilé par AMD en 2020. À l’époque, le concepteur de microprocesseurs annonçait des coûts de production divisés par deux grâce à cette approche. Il est moins couteux de produire des puces dont le « die » est plus petit et de les assembler sur un chiplet comparé à l’approche traditionnelle qui voit le die grossir de plus en plus à force d’intégrer des fonctions à la puce… Les industriels cherchent à faire face à l’explosion des coûts de production. Là où il fallait 103 millions de dollars pour concevoir une puce gravée en 16 nm, le coût est passé à près de 300 millions de dollars en 7 nm et à 542 millions en 5 nm !

Outre la façon dont les microprocesseurs vont être conçus et intégrés aux ordinateurs, c’est l’architecture même des machines multiprocesseur qui va être bouleversée par UCIE. La spécification propose une

Le chiplet tel que le définit la spécification UCIE 1.0. Plusieurs modes de packaging seront tolérés pour interconnecter les die présents sur la carte, avec des approches 2D ou 2,5D avec une ou plusieurs couches d’interfaçage entre composants. connectivité « off- package » avec la technologie UCIE Retimer. Un constructeur pourra potentiellement interconnecter en CXL un rack complet de chiplets via fibre, câbles ou même par ondes millimétriques/ mmwave ! On pourrait avoir des chiplets orientés mémoire et stockage en haut de rack et des dizaines de chiplets de calcul ultra- compacts qui vont y accéder, une configuration potentiellement intéressante pour un fournisseur Cloud qui voudra traiter un maximum d’instances par rack.

L’approche est multi- constructrice et multi- technologies ; il sera possible de mélanger des chiplets de technologies différentes au sein d’une même machine, et créer des ordinateurs Frankenstein intégrant des chiplets x86, ARM ou Risc- V. Il faut souligner l’absence de quelques acteurs majeurs de l’électronique dans le consortium UCIE, notamment Nvidia, le champion des puces XXL, ou encore d’apple dont le caractère ouvert de la spécification UCIE se heurte quelque peu avec son désir de contrôle total sur son hardware.