AMD Ryzen 9 5900X en 5950X
AMD levert op dit moment met de Ryzen 5000-serie de snelste desktopprocessors. Dat zijn waarschijnlijk meteen ook de laatste voor de bekende AM4-socket met de chipsets B450 tot X570.
AMD wil met in eerste instantie vier nieuwe Ryzen 5000-processors met zes tot zestien kernen Intels Core i-10000 het vuur aan de schenen leggen. Met de twee vetste, de Ryzen 9 5900X met twaalf kernen en de Ryzen 9 5950X met zestien kernen, hebben we wat metingen kunnen doen. Één ding staat vast: AMD heeft weer een topprestatie geleverd en tart de grenzen van de AM4-infrastructuur. De Ryzen 5000 werkt op alle AM4-borden met B450-, X470-, B550- of X570-chipset, mits de fabrikant een BIOS-update aanbiedt. Voor de meeste 500-serie borden zijn die al beschikbaar, er wordt gewerkt aan de 400-serie chipsets – zie voor een lijst de link op de pagina hiernaast.
Bij de Ryzen 3000 van vorig jaar zijn de ingenieurs overgestapt op het zogenaamde chiplet-ontwerp, dat de al in 7-nanometerstructuren vervaardigde Cache-Compute-Dies (CCD) combineert met de 12-nanometer-I/O-chiplet, waarbij tot 16 processorkernen in de AM4-socket mogelijk zijn. Bij multithread-workloads, oftewel taken die goed gebruik maken van veel processorkernen, liggen de Ryzen 3000 processors al voor op Intels Core i-modellen. Intels laatste bastion waren nog de singlethread-prestaties, die een belangrijke rol spelen bij alledaagse taken, maar ook bij games.
En dat is precies waar AMD nu met de Ryzen 5000 een voet tussen de deur zet om Intels laatste houvast te bestormen. Daartoe heeft AMD zijn technische inspanningen geconcentreerd op de al genoemde Cache-Compute-Dies (CCD’s). De I/O-die is identiek aan die van de Ryzen 3000-serie. Voor Ryzen 5000 bestond de CCD uit twee interne eenheden (CCX), elk met vier kernen met 4 MB level 3-cache. Wanneer de Windows-scheduler bijvoorbeeld een taak aan een core in een andere CCX toewijst, moeten in elk geval de registers en een deel van de inhoud van de exclusieve caches (L1 en L2) moeizaam naar de andere CCX worden gestuurd via de I/O-die – ook al bevond die zich op hetzelfde stuk silicium.
DE DERDE ZEN
In de Ryzen 5000 met Zen 3-architectuur komt een CCD nu overeen met een CCX met acht kernen die met gelijke rechten toegang hebben tot een maar liefst 32 MB grote level 3-cache. Tot en met de octacore Ryzen 7 5800X gebeuren dus alle thread-verschuivingen op dezelfde CCD. Ook de 12- en 16-cores met twee CCDchips vermijden vaak de tijdrovende en daardoor prestatie verminderende omweg via de I/O-die.
Daarnaast heeft AMD ook de rekenunits en hun verbinding met de caches in Zen 3 sterk herzien. Het doel was om zo goed mogelijk gebruik te maken van de uitvoerunits, bijvoorbeeld door het verbeteren van de sprongvoorspelling. Onder meer door een Branch Target Buffer die is verdubbeld tot 1024